单纯采用双极型硅的ECL技术仅在一定场合得到应 用，但以硅/锗异质结晶体管（HBT）为元件的ECL 电路和BiCMOS电路则异军突起，在高频、高速和 大规模集成方面都展现出优势。

　　速度是用门延迟来表示，门延迟越小表示速度 越高。所以工艺开发和电路设计的目标，即高 速低功耗就变成向左下角靠近（图5.1）。 GaAs潜在速度最高，而CPG电子手机版MOS功耗最小。

　　3. III/V化合物构成的HBT的fT 和fmax 已超过150GHz和 200GHz，宽带放大器的增益在大于40GHz的频带内高 于16dB。由HBT构成的静态分频器工作频率高于 50GHz。 HBT激光驱动器工作速率高于20Gb/s，Ｄ触 发区工作速率为40Gb/s。

　　4. Si/SiGe材料系统HBT工艺也取得了进步。 Si/SiGe HBT特点： 1.Ｐ掺杂的SiGe用作基区，合成的SiGe层带隙小于初始的Si 衬底、掩埋的集电区和覆盖的发射区，大体上每增加10％的 Ge原子，带隙减小75meV。这样的异质结在导带处产生一 个低的势垒，但在价带出产生一个高的势垒， △Eg都可用 作为价带侧的能带差。 2.Si/SiGe HBT比Si HBT具有更高的速度，但生产成本基本 保持不变。重要的是 Si/SiGe HBT可与先进的CMOS工艺相 结合，形成SiGe的BiCMOS。 迄出的今包BiC为含M止fmOa，xS＝工fT6艺01G。0H0Gz HSizG的eSHiGBeT和HB0T.2已5u成m功CM实O现S，器已件经的开SiG发e

　　衬底制备→ 一次氧化→隐埋层光刻→隐埋层 扩散→外延淀积→热氧化→隔离光刻—隔离 扩散→再氧化→基区光刻→基区扩散→再分 布及氧化→发射区光刻→（背面掺金）→发 射区扩散→再分布及氧化→接触孔光刻→铝 淀积→反刻铝→铝合金→淀积钝化层→压焊 块光刻→中测

　　IC特别是逻辑IC的类型包括：以双极型硅为基础的 ECL技术，PMOS技术，NMOS技术，CMOS技术， 双极型硅或锗异质结晶体管加CMOS的BiCMOS技术 和GaAs技术。

　　的频гＶ速率LO，度特负IS和性W载R逻，电L辑也g阻m电决гR压定LL，摆于电动g容mＶ的COL绝不。对仅这值决些，定参开于数关跨之电导间流g有mI以和SW下反，的馈时关效间系应常：的数

　　对I跨SW于导，确的也定绝就的对增g值m大、和功Ｖ提耗O高。和其因R频L此，率，I特S希WPG电子手机版性随望。г开L发的的减高小速而晶增体大管。是增增大加

　　3030572mosfetenhancementmodedepletionmodemosfetfetfieldeffecttransisitor按衬底材料区分有sigaasinp按场形成结构区分有jmosmes3131ednmos和epmos的电路符号nmosenhancementpmosenhancementnmosdepletion3232enmos的结构示意图增强型vsb0v图514enmos的结构示意图3333dnmos的结构示意图耗尽型sb0v图514dnmos的结构示意图3434epmos的结构示意图增强型sb0v图514epmos的结构示意图3535573enmosvgsvtvds0v图515不同电压情况下enmos的沟道变化3636enmosvgsvtvdsvtvdsvgsvt图515不同电压情况下enmos的沟道变化3838574nmos图516nmos工艺的基本流程3939表53nmos的掩膜和典型工艺流程mas确定对象工艺流程出发点感光胶photoresist有源区紫外曝光使透光处光胶聚合去除未聚合处有源区光刻蚀eching氧化层薄氧化层thinox形成沉淀多晶硅层涂感光胶离子注入区曝光除未聚合光胶耗尽型nmos有源区离子注入沉淀多晶硅层涂感光胶曝光除未聚合光胶多晶硅刻蚀去除无多晶硅覆盖的薄氧化层以多晶硅为掩膜进行扩散漏源区相对于栅结构自对准再生长厚氧化层涂感光胶接触孔窗口contactscut曝光除未聚合光胶接触孔刻蚀淀积金属层曝光除未聚合光胶金属层刻蚀钝化玻璃层形成涂感光胶焊盘窗口bondingpads曝光除未聚合光胶钝化玻璃层刻蚀4040图517nmos反相器电路图和芯片剖面示意图414158cmos进入80年代以来cmosic以其近乎零的静态功耗而显示出优于nmos而更适于制造vlsi电路加上工艺技术的发展致使cmos技术成为当前vlsi电路中应用最广泛的技术

　　1.由于N-- Al GaAs发射区宽带隙（如图5.3（b))， 基区的空穴很难注入发射区。由空穴迁移引起 的基极电流变小，发射极的注入效应变高。

　　宽度小于100nm时，传输时间小于10ps。超高频 硅双极型晶体管的截止频率fT高于40GHz。

　　由有于满意Si基的的性N能P。N型BJT和GaAs基同质结BJT在fT 和fmax并不具 传输频率fT 代表正向增益能力。 最大振荡频率fmax 反映晶体管的反馈效应。 两者均是在线性状态下定义与测量的，因此适用于高频模拟 线性电路的分析。 而对于数字信号，大多数晶体管都工作在非线性状态，电路

　　另：HBT就有很强的电流驱动能力，因此，这种工艺对于模拟 信号的功率放大和门阵列逻辑输出缓冲电路设计具有重大意 义。

　　外延一层N型GaAs薄层作为有源层。（LPE，VPE， MBE，离子注入法）

　　1.重掺杂的ＮGaAs层作为掩埋集电极（ＢＣ）。 2.在上部生成一轻掺杂的Ｎ-层作为内集电区，从而减小基

　　3.再向上，一层非常薄的（100nm)Ｐ掺杂GaAs被用作基 区。

　　4.生成Ｎ掺杂Al GaAs层作为HBT的发射区。 5.在进一步形成元件和电路的工艺步骤中，基极、发射极、

　　设计参数包括外延层厚度Tepi 和epi 。为了使Cjs、CjC 小，击 穿电压BVCBO高，以及在以后的热处理过程中外延层下推的 距离小，epi 应选得高一些；为了使集电极串联电阻rCS小及 饱和电压VCES 小，又希望epi 低一些。这两者是矛盾的，需 加以折衷。

　　1.Ｐ型多晶硅层用于基极的接触和连接。 2.Ｎ型多晶硅层用于发射极的接触。 3.由于使用了多晶硅层，形成基极和发射极区域时采用了自对

　　4.基极的P低欧姆区域的形成减少了体电阻。 5.重掺杂掩埋层用作集电极低欧姆连接，在此之上，一层薄外

　　✓MESFET的类型：根据零偏压情况下沟道夹断的情 况，可形成两种类型的MESFET：增强型和耗尽 型。

　　➢增强型：由于内在电势形成的耗尽区延伸到有 源区的下边界，沟道在零偏压情况下是断开的

　　➢耗尽型：耗尽区只延伸到有源区的某一深度， 沟道在零偏压情况下是开启的。

　　✓双极性硅工艺优点：高速度、高跨导、低噪声、阈值容易控制。 ✓双极性硅的应用：低噪声高灵敏度放大器、微分电路、复接器、 振荡器等。

　　2.Ｐ型的GaAs基区掺杂程度可在不降低电流增益 的情况下大幅度提高。同时基区掺杂浓度大幅 度提高允许生成很薄的基区电阻，这样就可形

　　1. GaInP/ GaAs HBT 材料系统易于制造，且由于△Ｅv/ △Ec比值高而便于能带调整。

　　2. InP基的HBT在采用InP/ InGaAs 异质结制作，因为 InGaAs于InP晶格更匹配。 InP/ InGaAS 电子迁移率更 高，开启电压更低，因此速度更高，功耗更低，性能 优于GaAsHBT，特别适合用于实现光纤通信超高速Ｉ C。

　　GaAS基同质结BJT中， GaAs材料空穴的迁移率 up（约为250cm2/(v.s))低于硅的up（约为 600cm2/(V.s))。这样前者基极的电阻就越高，那 么电子从发射极通过基区到集电极的传输时间就 越长。

　　✓ MESFET的栅极作用：控制MESFET的性能 ，当栅极上加上电压，内部的电势就会增强或 减弱，从而控制沟道深度和流通的电流。由于 控制主要作用于栅极下面的区域，所以，栅长 ，即栅极金属层从源极到漏极方向上的尺寸， 是MESFET的重要参数。

　　✓ 常规情况下，栅长越短，器件的速度越快。 栅长为0.2um的MESFET的截止频率约为50ＧHz 。迄今为止，栅长已减小到100nm量级。

　　图5.2（a）绘制了典型的双极型硅晶体管的剖面 图。这样的晶体管用5张掩膜就可以加工：

　　1、衬底选择 选用P型衬底，为提高隔离结的击穿电压同时也 不使外延层在后续工艺中下推太多，sub选为 10.cm，晶向为（111）。

　　2、一次光刻与N 隐埋层扩散 杂质选择原则：杂质固溶度大，以使集电极串联 电阻降低；高温时在硅中的扩散系数要小，以减 小外延时埋层杂质上推到外延层的距离；与硅衬 底的晶格匹配好，以减小应力。最理想的隐埋层 杂质为As。

　　外延过程中， Ga、As连同其它选定的杂质原子沉积在 半导体GaAs晶圆表面，产生类似于GaAs衬底的晶体结 构。外延层的厚度约为0.5um，施主浓度约为 1.5×1017cm-3。

　　在离子注入过程中，掺杂剂直接注入半绝缘体GaAs衬 底中，离子能量及工艺时间决定了深度和施主浓度。

　　有源层上面两侧的金属层通常是金锗合金，通过沉积形 成，与有源层形成源极和漏极的欧姆接触。这两个接触 区之间定义出有源器件，即MESFET的电流沟道。

　　对于TTL电路来说，电源电压VCC=5V，所以对BVCBO的要求 不高，但对rCS、VCES的要求高，所以可选epi 0.2.cm，相 应的厚度也较小，Tepi= 3~7m；

　　对于模拟电路而言，主要考虑工作电压，工作电压越高，epi 也应选得越高，相应Tepi也较大，一般模拟电路的外延层电 阻率epi =0.5~5.cm，，厚度Tepi为7~17m。

　　6.在掩埋层和集电极金属之间形成N掺杂区域，从而减小集电 极串联电阻。

　　7.氧化区取代PN结形成器件的隔离，寄生电容大大减小。 8.器件隔离区域下形成Ｐ型扩散区，防止了寄生MOS效应。

　　件电容例如基区扩散电容和基区－集电极耗尽 层电容以及寄生电容充放电的电流大小。基区